Синтез логічних схем із використанням мови VHDL

Розглядаються теоретичні основи синтезу логічних схем за специфікаціями на високорівневій мові VHDL, призначеній для проєктування цифрових систем, описується підмножина мови VHDL, яка синтезується, в системі автоматичного синтезу Leonardo, наведені приклади конструкцій мови, які синтезуються (схемотехнічно реалізовані), та приклади описів типових схем, які синтезуються, вивчається проблема ефективного управління процесом синтезу. Мова VHDL є міжнародним стандартом у системах автоматизації проектування і призначена для специфікації, моделювання та синтезу цифрових систем на основі замовних і програмованих користувачами надвеликих інтегральних схем. Книга призначена для початкового ознайомлення як з мовою VHDL, так і з проблемою синтезу схем за специфікаціями мовою VHDL. Може бути корисна студентам, аспірантам і фахівцям, які займаються розробкою електронної апаратури за допомогою засобів САПР.